URN: http://vtn.chdtu.edu.uaurn:2306:44554.2018.162764

DOI: https://doi.org/10.24025/2306-4412.4.2018.162764

МОДЕЛЮВАННЯ ПРОЦЕСУ ДЕКОДУВАННЯ TURBO-PRODUCT-КОДІВ ЗАСОБАМИ СЕРЕДОВИЩА MODELSIM

Я. М. Крайник, В. О. Перов, М. П. Мусієнко

Анотація


статті представлено результати моделювання роботи розробленого декодера Turbo-Product-кодів (TP-кодів) у середовищі ModelSim. Описано методику проведення моделювання та особливості розробки тестових оточень для таких пристроїв. Декодер, для якого прово-диться моделювання, характеризується тим, що він може змінювати налаштування відносно коду, яким закодоване повідомлення. Відповідно, він здатен працювати не з одним кодом, а з кількома та проводити їх декодування. Зміна налаштувань відносно оброблюваного коду може відбуватися після завершення обробки поточного повідомлення. Це дає значну перевагу, оскіль-ки такий декодер може використовувати різні коди залежно від зміни умов передачі даних. Це дозволяє підвищити ефективність роботи системи передачі інформації та може мати суттєвий виграш відносно багатьох параметрів роботи декодера (коригуюча здатність, швидко-дія, вартість розробки декодера для нових кодів та ін.). Розглянуто усі етапи роботи декодера з наведенням діаграм сигналів для кожного окремого етапу. Середовище ModelSim дає можливість наочно представити роботу кожного блока і, що важливо, взаємодію з іншими блоками, які входять до складу декодера. Це дало змогу оцінити як коректність роботи відносно стадій декодування, так і загальну картину роботи декодера. Тестове оточення, як і сам декодер, реалізоване мовою схемотехнічного опису VHDL. При роботі тестового оточення інтенсивно використовується робота з файлами (вхідні, вихідні та проміжні дані). Результат роботи тестового оточення порівнюється з результатом роботи моделі, реалізованої програмними засобами, для того щоб підтвердити правильність реалізації. Порівняння проводиться побай-тово і показує однакові результати як для ModelSim, так і для програмної моделі. У подальшому реалізовані засоби можуть бути розширені для застосування при моделюванні декодерів для ТР-кодів з іншою структурою або для інших завадостійких кодів.

Ключові слова


моделювання; тестове оточення; декодер; Turbo-Product-коди.

Повний текст:

PDF

Пристатейна бібліографія ГОСТ


1. Berrou C., Glavieux A. Thitimajshima P. Near Shannon limit error-correcting coding and decoding: Turbo-codes. IEEE ICC’93. 1993. P. 1064–1071.


2. Model Sim Intel FPGA Edition Software. URL: https://www.intel.com/content/www/ us/en/software/programmable/quartus-prime/model-sim.html (дата звернення: 20.10.2018). Назва з екрану.


3. Mealy B., Tappero F. Free range VHDL. Free range factory, 2011. 151 р.


4. VHDL testbench tutorual. URL: https://moodle.epfl.ch/pluginfile.php/ 1772382/mod_resource/content/3/ vhdl_testbench_tutorial.pdf (дата звернення: 19.10.2018). Назва з екрану.


5. Li Y., Huo J., Li X., Wen J. et al. An open-loop Sin microstepping driver based on FPGA and the co-simulation of Modelsim and Simulink. International Conference on Computer, Mechatronics, Control and Elec-tronic Engineering, 24-26 Aug. 2010. Changchun, China, 2010. P. 223–227. DOI: 10.1109/CMCE.2010.5609859


6. Kung Y.-S., Quynh N. V., Nguyen H. T. et al. Simulink/Modelsim cosimulation and FPGA realization of speed control IC for PMSM drive. Procedia Engineering. 2011. Vol. 23. P. 718–727. DOI: 10.1016/j.proeng.2011.11.2571


7. Savas E. VHDL Basic I/O. URL: http://people.sabanciuniv.edu/erkays/el310/io_10.pdf (дата звернення: 20.10.2018). Назва з екрану.


8. Krainyk Y., Perov V., Musiyenko M. Low-complexity high-speed soft-hard decoding for turbo-product codes. IEEE 37th International Conference on Electronics and Nanotechnol-ogy (ELNANO). Kyiv, 2017. P. 471–474.


9. Крайник Я. М., Перов В. О. Метод комбі-нованого декодування Turbo-Product-кодів для реалізації на базі FPGA. Наукові праці: наук. журн. Чорномор. нац. ун-ту ім. Петра Могили. Миколаїв, 2017. Т. 308. Вип. 296. С. 100–104.


10. Krainyk Y., Perov V., Musiyenko M., Davydenko Ye. Hardware-oriented Turbo-Product codes decoder architecture. Confe-rence Proceedings of IEEE Intelligent Data Acquisition and Advanced Computer Sys-tems-2017. Bucharest, 2017. P. 151–154.





Copyright (c) 2018 Я. М. Крайник, В. О. Перов, М. П. Мусієнко